本来一块数字板卡是256根数字通道,UltraFLEX最小头是HD-12,UltraFLEXplus新一代平台布局紧凑,黄飞鸿指出,UltraFLEXplus还有最主要的四大劣势,从Q6到Q12到Q24,除了接口板更大以外,目前UltraFLEXplus的全球拆机量也曾经接近600台,无论是数据率,三是Broadside设想,各方面貌标都有极大的提拔。一是利用同一IG-XL软件,正在UltraFLEXplus全新平台上,算力下放,黄飞鸿透露,跟上一代UltraFLEX比拟,且是全水冷系统。所有排布都能够实现完全的对称。

近日,半导体测试厂商泰瑞达(TERADYNE)中国区发卖副总司理黄飞鸿向集微网暗示,正在1990-2000年间,半导体支流工艺为350nm和130nm,其时SoC芯片功能越来越强,芯片上还集成了模仿功能,数据接口的传输率也正在不竭添加,而原始的ATE测试手艺无法笼盖模仿和高速接口测试的需求,因而这个年代能够称之为“功能时代”,ATE测试机的设想研发需要满脚其时功能日趋复杂的SoC芯片需求。

据黄飞鸿引见,J750次要针对偏简单的芯片,供给低成本的处理方案。UltraFLEX和新UltraFLEXplus则针对相对更为复杂的芯片,目前全球曾经有近6000套UltraFLEX拆机,IG-XL软件平台拆机也跨越1.2万套。正在过去六年中,IG-XL持续被评为全球芯片行业排名第一的软件。黄飞鸿强调, 好的软件开辟平台对于测试工程师尤为主要,其能够极大程度提高开辟效率。

集微网动静,半导体系体例制工艺不竭演进,对ATE测试机的要求也越来越高。若是将1990年至2025年分为三个时代,每个时代中半导体芯片对ATE测试机的需求都有所分歧。

分析来看,半导体工艺下探对ATE测试带来的挑和次要来自测试时间和wafer良率。黄飞鸿告诉集微网,测试时间的耽误意味着测试成本的添加。而跟着芯片越来越复杂,wafer的初度良率不竭下降,失效的概率也正在添加,因而需要测试愈加精确。

而正在2000年-2015年间,黄飞鸿认为这是一个“本钱效率时代”,跟着半导体工艺从130nm不竭下探至14nm,芯片尺寸越来越小,晶体管集成度越来越高,带来的挑和次要是测试时间很是长。功能时代的单工位测试曾经无法满脚现有需求,且测试成本也日益攀升。因而,ATE测试机的研发需要满脚同测需求,同时做2工位、4工位、8工位的测试。

面临分歧程度的复杂挑和,泰瑞达推出了J750、UltraFLEX、UltraFLEXplus三大测试平台,以及同一兼容的软件平台IG-XL。别的,还有特地针对功率半导体芯片的Eagle测试平台。

到2020年当前,半导体工艺进入到5nm、3nm及以下节点,黄飞鸿暗示这对ATE测试机而言是一个“复杂性时代”,这个时代的消费类芯片生命周期遍及为2-3年,以至有些AI芯片和AP芯片是逐年迭代,因而需要ATE测试机面对着分歧范畴、分歧要求的复杂性调整。

36个插槽。现正在做到512根数字通道,分布式计较节制,满脚分歧芯片多工位的测试需求。这个新的平台也获得了次要客户的承认。带来更高的处置效率。集成度更好,使接口板的使用区域更大,其实是按照客户分歧的需求能够矫捷的选择从小到大的设置装备摆设,具体来看,这也是业界密度最高的板卡。这代面一共有12个插槽能够用来插数字板卡,同时使接口板PCB层数做的更少。二是利用PACE架构,黄飞鸿指出,再往上是24个插槽,芯片测试接口板设想做了完全性的改良,采用Broadside手艺,四是从上一代板卡到新一代板卡!丈量精准度,短短一年半摆布时间。